IC 逆向工程

在创新及其独特见解领域，逆向工程被用作一个基本过程，通常用于标准化项目并帮助许可流程。

当前企业的基本利益之一是了解竞争对手的工作。如果协会需要超出其项目执行的预期，那么他们应该了解当前项目及其用途。要解决这个原因，就应该通过拆解和审视来实现其内在的创新。当对拆卸的物品进行调查时，人们可以了解所使用的材料、存在的模块、它们的用途以及在构建其下一个更好的形式时需要进行的创新的升级。

首先要敲响警钟的是要弄清楚“这合法吗？”。当你试图找到答案时，你会得到肯定的答案。美国有《半导体芯片保护法》，协助IC组装和半导体的逆向工程。比较行为也存在于欧盟、中国等世界不同国家。这些演示利用逆向工程来研究结构和组装中使用的创新和技术。

逆向工程的类型
基于半导体的产品的逆向工程大致可以采取多种形式：

• 产品拆解 – 识别产品、包装、内部电路板和组件
• 系统级分析 – 分析操作、功能、时序、信号路径和互连
• 工艺分析 – 检查结构和材料，了解其制造方式以及由什么制成
• 电路提取 – 延迟到晶体管级，然后提取互连和组件以创建原理图和网表。
• 随着每个新时代的到来，集成电路 (IC) 的电路提取变得越来越困难。有了芯片每一层的清晰的内部和外部照片，我们就可以利用尖端仪器来获取集成电路 (IC) 的门级网表。它提供了一些机会（安全评估、知识产权侵权证明），但这是一个值得注意的风险，因为其他竞争对手可以学习网表以了解 IC 的功能，然后能够用于配置伪造的项目。

电路提取流继续如下：
包驱逐（业内称为小工具“仓库”）

• 分层
• 同步成像
• 注解
• 示意图分析与关联

设备库

Depot是该过程的主要进步，仍然追求传统技术。通常，封装是利用破坏性腐蚀装置蚀刻掉的。根据特定包装的结构和尺寸，在不同温度下使用不同种类的酸。这些布置会分解封装材料，但不会损坏芯片。

分层

当今的半导体器件从 1.0 μm 单金属双极芯片，到 0.35 μm BiCMOS 扩散 MOS (BCDMOS) 芯片，再到 45 nm 12 金属微芯片，以及中间的一切。铝和铜都可以用作类似芯片上的金属。根据工艺年龄，多晶硅栅极和源极/沟道可以使用不同的硅化物。

延迟实验室需要在每个金属层和多晶硅晶体管栅极层制作一个器件的单独示例。在这种能力下，它需要精确地依次去除每一层，同时保持表面平坦。这需要逐点计算每一层的驱逐公式。这些公式结合了多种策略，例如等离子（干）刮擦、湿蚀刻和清洁。

 同步成像

RE 实验室目前使用两种成像设备：光学显微镜和扫描电子显微镜 (SEM)。对于 0.25 µm 以下的半导体芯片，光学成像已足够。尽管如此，为了确定最小的亮点，必须使用 0.18 µm SEM。利用专门开发的编程软件将大量图片拼接在一起。

注解

当所有的图片都被缝合和调整后，真正的工作就是回顾电路开始了。完整的电路提取需要观察所有晶体管、二极管、电容器和不同的段、所有互连层以及所有触点和通孔。这可以通过物理方式或利用自动化来实现。

检查和原理图创建

注释过程可能会引入错误。随后，应在此阶段进行检查。设计规则检查会发现许多问题，例如，在测量最少的亮点或空间下方、悬挂电线、没有电线的过孔等。

原理图检查和组织

该平台可以非常迭代，并利用可供设备访问的多种开放数据源，例如展示数据、数据表、专业论文或许可证。例如，如果可以访问框图，这些可以帮助原理图关联。它们可能有助于理解模型和电路结构。该测试同样可以利用芯片设计技术进行。可以利用晶体管和寄存器级来手工研究电路。设计结构通常很引人注目，例如微分集、带隙参考的双极器件等等。

尽管如此，提取过程的具体用途将取决于其框架条件。将上述方法结合起来使用，效果会非常惊人。创新的不断进步使得可以利用先进的成像技术来实施这些方法，以显示改进结果的迹象。
最近，瑞士的一组专家利用 3D X-beam 技术进行 IC 的轻松逆向工程，以发现处理器内部神秘创新的电路级提取。他们在英特尔处理器的某个区域使用了光发射光束，并能够通过三次测量来改造芯片中的晶体管和布线。未来，该成像系统可以扩展以拍摄芯片内部的高目标、大比例图像。

如今，逆向工程设备逻辑上剥离处理器的各层，并立即对芯片的一小部分拍摄电子显微镜照片。尽管如此，这个过程是另一个潜入芯片内部以找出它们或观察授权技术未被滥用的过程。

尽管这种方法是否没有被广泛用于拆除竞争对手的芯片，但它可以在不同的应用中得到利用。

这项工作是由保罗谢勒研究所的瑞士光源领导的。办公室是同步加速器；它将电子加速到接近光速，从而产生光发射光束。

这家瑞士公司通过 22 纳米代英特尔处理器发射 X 光束柱，不同的电路部分（铜线和硅晶体管以及不同的亮点）以不同的方式分散光线，并产生有用和有害的阻抗。科学家们将支柱从不同的边缘指向他们的例子，并利用一种称为 X 射线叠层成像的系统，他们可以根据后续的衍射设计重新创建芯片的内部结构。

无论哪种方式，该过程的目标都是 14.6 nm，这只会呈现出各个晶体管段的真正模糊的图像。目标还可以进一步完善。由于这些限制，这种成像方法的最佳应用可能是使用更成熟的组装方法制造的芯片，因此具有更大的亮点。这就是军事和太空应用中使用的各种芯片的情况。